VHDL全来自名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE-1076(简称87版)之后，各EDA公司相继推出自己的V较建地HDL设计环境，或宣布自己的设计工具草旧图进除讨可以和VHDL接口。1993年，IEEE对V360百科HDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。VHDL和Verilog向校电议白定厚作为IEEE的工业标良准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。

• 中文名 超高速集成电路硬件描述语言
• 外文名 Very-High-Speed Integrated Circuit Hardware Description Language
• 诞生 1982年
• 类别 通用硬件描述语言

语言简介

　　VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠来自性和缩减开发周期的一种使用范围较小的设计语言 。

　　VHDL翻译成中文就判细印故革波根是超高速集成电路硬360百科件描述语言，主要是应用在数字电路的设计中。它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在社阻极虽客进早研德供二一些实力较为雄厚的单位，它也被用来设计ASIC。

第频至静弱任滑批波阿座　　VHDL主要用于描述数衣操候续哪字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外采副铁些的完子，VHDL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分)，既涉及实体的内部功能和算培孔笑话条解移五法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概晶念是VHDL系统设计的基本点。

特点

　　与其他硬件描述语言相比，VHDL具有以下特点:

　　功能强大、设计灵活

　　VHDL具有功能强大的语言演余死布两说五结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，克原补送状第激最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHDL还支持各种设计方法，既张刻组参八级器负及行自支持自底向上的设计，又支持自顶向下的设计;既支持模块化设计，又支持层次化设计。

　　支持广泛、易于修改

　　由于VHDL已经成为IEEE标准所规范的硬件描述语言，大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结给圆块杀城有项商孙构化，所以易于修改信乱买让设计。

　　强大的系统硬件描述异组端季般场响例能力

　　VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合吗妒级描述。另外，VHDL支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL支持预定义的和自定义的数据类型，给硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。

　　独立刑第观干续客助待容说请于器件的设计、与工艺无关

　　设计人员用VHDL进行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件单国结构来实现其功能。

　　很强的移植能力

　　VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。

　　易于共排练享和复用

　　VHDL采用基于库(Libra助扩换露套ry)的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。

优势

　　(1)与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

　　(2)VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。

　　(3)VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个开发组共同并行工作才能实现。

　　(4)对于用VHDL完成的一个确定的设计，可以利用EDA来自工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。

　　(5)VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

简例

　　360百科--- VHDL Example

　　library ieee;

　　use ieee.std_logic_1164.all; --库声明

　　entity TONE is

　　port(A,B:in std_logic; --实体定义

　　C:out std_logic);

　　end TONE;

　　architecture EX of TONE is --结构体海秋止洋定义

　　begin

　　C<=A 满却一行验守神OR B;

　　end EX;

被矿供状从赵角　　VHDL不区分大小写