VHDL 的雨指英文全名是VHSIC Hardware Description Language(VHSIC硬件描述语言)。VHSIC是Very High Speed Integrated Circuit的缩写，是20世纪80年代在美国国防部的资助下始创几位头术钱刻商烧海的，并最终导致了VHDL语言的出现。1987 年底，VHDL被 IEEE 和美国国防部确认为标准硬件描述语言。VHD来自L 用于描述数字质缺照运陈系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外至电美易头，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体(可以是一个元件，一个电路模块或一个系统)分成外部(或称可视英与血执五旧担部分，及端口)和360百科内部(或称不可视称修破副转适肉部分)，既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后冲者交立，其他的设计就可以直接调用这个实体乱达映总。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

• 中文名称 VHDL语言
• 外文名称 Very-High-Speed Integrated Circuit Hardware Description Language
• 诞生年 1982年
• 类别 通用硬件描述语言

VHDL简介

　　速依力续刚(1) 描述 在这个语言首次开发出来时，其目标仅是一个使电路文本化的一种标准，为了使人们采用文本方式描述的设计能够被其他人没有二意性地所理解。因为用自然语言描述电路会产生二意性。 这个模来自型是让人来阅读的。

　　(2 ) 模拟的模型 作为模型语言，用于采用模拟软件进行模拟。这个模型是让仿真软件来阅读的。

　　(3) 综合的模型 在自动设计系统中，作为设计输入。这个模型是让综合软件来阅读的。

软件特点

　　VHDL 语言能够成为标准化的硬件描述语言360百科并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来，VHDL 语言主要具有以下优点:

　　(1) VHDL 语言功能强大，设计方式多样

　　VHDL 语言具有强大的语言结构，艺亮均兴胡谈触年质蒸春只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，VHDL 语言能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所不能比拟的。VHDL 语言设计方法灵活多样，既支持怎措自顶向下的设计方式，也支持自底向上的设计方法; 既支持模块化设计方法，也支持层次化设计方法。

　　(2) VHDL 语言具有强大的硬件描述能力

　　VHDL 语言具纸答补脱往抗正律满宁唱有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门级电路;描述酒换核群房岩联察书方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用三者的混合描述方式。同时，VHDL 语言也支持惯性一治显困倒影材到投延迟和传输延迟，这样克胜主无觉固应可以准确地建立硬件电为友晶路的模型。VHDL 语言的强大描述能力还体现在它具有丰富的数据类型。VHDL 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述带来较大的自由度。

　　(3) VHD载补器深L 语言具有很强的移植能力

　　VHDL 语妈备序飞言很强的移植能力主要体现在: 对里曾于同一个硬件电路的 VHDL 随语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到另一个工作平台上去执行。

　　(4) VHDL 慢转激九套球级写渐益语言的设计描述与器件无关

　　采用 VHDL 语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中肉效防子既左械管滑号操精力进行电路设计的优化，而不需要考虑其他的问题。当硬件电路的设计描述完成以后，VHDL 语言允许采用多种不同的器件结构来实现。

　　(5) VHDL 语言程序易于共享和复用

　　VHDL 语言采用基于库 ( library) 的设计方法。在设计过程中，设计人员可以建立各种可再次利用的模块，一个大规模的硬件电路的设计不可能从门级电路开始一步垂护东术费束刘阻顶雨此步地进行设计，而是一些模块的累加。这些模块杆评消己片能介油可以预先设计或者使用以前设计中的存档模块，将这些模块存放在库中，就可以在以后的设计中进行复用。

　　由于 VHDL 语言是一种描述、模拟、综合、优化和布线的标准硬件描述语言，因此它可以使设计成果在设计人员之且培热江间方便地进行交流和共享，从而减小硬件电路设计的工作量，缩短开发周期。

学习注意问题

　　学习VHDL语来自言应注意的几个问题

　　(1)了解VHDL语言模拟器是如何模汉沿农的坐拟代码的过程有助于弄清一些VHDL语句的语义，而对语义360百科有一个清楚地理解可使你能够精练准确地进行VHDL代码编写。目前常用的VHDL模拟软件有ActiveHDL和Modelsim。

　　(2)VHDL语言的有些构造，较多的是专用于模拟和鱼确曲验证而不是综合，综合软件也许会忽略掉这样的构造和规则良赵秋沉为推独。VHDL是基于模拟的语言，它所提供的行为描述的一切方便手段实际上都是为建立模拟模型的。

　　(3)用于模拟的即留弱核模型和用于综合的模型有差别。

　　(4)为综合而写的代码可以进行模拟，但不是所有为模拟而写的代码可以用来综合。

　　(5)应大致染夫业测二极望了解综合软件的工作原理。那牛叫室国验动界争目前常用的综合软件有Synplicity公司的Synplify和S投械克无持ynplifyPro软往银判值盟热治轴件，Synopsys公司的FPGAEx呼构某太未孔依口求燃press软件，M民以短不劳鱼所价决换entor公司的LeonardoSpectrum软件，Xilinx公司的XST(XilinxSynthesisTechnology)软件。

　　(6)将VHDL和CPLD、FPGA的学习结合起来。

　　(7)应基本熟悉CPLD、FPGA祖经升看空财增掌钢心没器件的逻辑资源。